什麽是軟核?
IP軟核通常是用HDL文本形式提交給用戶,它經過RTL級設計優化和功能驗證,但其中不含有任何具體的物理信息。據此,用戶可以綜合出正確的門電路級設計網表,並可以進行後續的結構設計,具有很大的靈活性,借助於EDA綜合工具可以很容易地與其他外部邏輯電路合成壹體,根據各種不同半導體工藝,設計成具有不同性能的器件。軟IP內核也稱為虛擬組件(VC-Virtual Component)。
什麽是固核?
IP固核的設計程度則是介於軟核和硬核之間,除了完成軟核所有的設計外,還完成了門級電路綜合和時序仿真等設計環節。壹般以門級電路網表的形式提供給用戶。
什麽是硬核?
IP硬核是基於半導體工藝的物理設計,已有固定的拓撲布局和具體工藝,並已經過工藝驗證,具有可保證的性能。其提供給用戶的形式是電路物理結構掩模版圖和全套工藝文件,是可以拿來就用的全套技術。