時序發生器(用於產生CCD驅動時序、視頻信號處理控制時序和I/O接口工作控制時序)的設計是CCD數據采集電路設計的關鍵，也是CCD應用的關鍵。隨著CCD的快速發展，傳統的定時發生器的實現方法(如小規模集成電路、EPROM、單片機等。)已經不能滿足CCD應用的高速化、小型化和智能化發展的需要。同時，簡單的二進制數據處理方法不能滿足CCD數據采集系統所要求的高精度和高分辨率的要求。為此，根據實際應用的需要，設計了壹種基於復雜可編程邏輯器件(CPLD)的線陣CCD數據采集系統。該系統使用高速半閃存A/D轉換器來處理視頻信號。在此基礎上，將數據采集卡與PC機結合，將數據采集卡采集的數據通過計算機並行口發送到PC機；采用直線擬合最小二乘法對采集的圖像信息進行高精度處理，達到最終的設計目標。本設計用於智能在線煙支長度和直徑檢測儀。
1數據采集系統的特點
本數據采集系統的特點主要包括:
采用高集成度的(1) EPM7064SLC44產生系統所需的驅動和控制時序邏輯；
(2)外部PC機控制CCD積分時間和數據采集卡的工作過程，實現智能控制；
(3)具有內部采樣和保持的8位高速並行輸出A/D芯片(TLC 5510)；)被應用；
(4)通過計算機並行口高速傳輸數據信息；
(5)利用線性擬合最小二乘法高精度定位CCD圖像的邊緣點。
數據采集系統的硬件電路設計
本系統選用TCD142D線陣CCD作為圖像傳感器。該系統的硬件電路主要由四部分組成:①時序發生器；②CCD驅動電路；③CCD視頻信號處理；④輸入輸出接口。本設計中，TCD142D的工作頻率為1MHz。
2.1系統定時發生器的設計？
時序發生器主要產生用於驅動CCD的驅動時序和用於CCD視頻信號處理的控制時序。TCD142D的工作順序如圖1 [1]所示。
本設計中，時序發生器產生的所有驅動和控制時序信號都是在MAX+PLUSⅱII開發環境下設計的，經過編譯驗證，並在線下載到CPLD器件中。在實驗過程中根據實際需要選擇合適的CPLD。在數據采集卡的設計中，選用了MAX7000S系列芯片EPM7064SLC44來實現定時發生器的功能。該系列芯片是ALTERA公司的典型CPLD器件，可以通過JTAG在線編程。基於EPM7064SLC44的時序發生器的工作原理框圖如圖2所示。外部時鐘信號是CPLD時序發生器的參考信號，所有的時序信號都是在此基礎上產生的。EPM7064SLC44芯片分為兩部分:壹部分是視頻信號處理控制時序發生器，為CCD視頻信號處理(如A/D轉換、數字信號存取等)提供各種同步控制時序。);另壹部分是CCD驅動時序發生器，根據TCD142D的具體驅動時序邏輯要求，產生CCD工作所需的四個驅動信號(RS，SH，φ1，φ2)，並通過積分控制信號設置不同的CCD積分周期(積分周期可在4 ms-64 ms之間變化，變化步長為4 ms；或2ms ~ 32ms，變化步長為2 ms)，還為視頻信號處理控制時序的產生提供時鐘控制信號。圖中的操作控制命令主要用於控制數據采集系統的工作過程，有三種工作狀態:①數據采集系統初始化；②數據采集過程；③pc機讀取視頻信號的過程。
從圖2可以看出，壹片CPLD可以代替原來的幾十個分立元件實現CCD數據采集系統中的各種驅動和控制時序邏輯，並且CPLD還允許安全位的設計和編程。使用CPLD有利於減少系統電路板面積，提高系統的安全性和保密性，降低系統功耗，保證產品質量[2]。總之，時序發生器的可編程特性使其能夠最大程度地滿足用戶的不同需求。