EDA工具的出現給電子系統的設計帶來了革命性的變化。隨著INTEL奔騰處理器的推出，ALTERA、XILINX等公司幾十萬甚至上百萬FPGA的上市，以及大規模芯片組和高速高密度印刷電路板的應用，EDA項目在功能仿真、時序分析、集成電路自動測試、高速印刷電路板設計、操作平臺擴展等方面面臨著新的巨大挑戰。這些問題其實就是新壹代EDA技術未來的發展趨勢。
EDA項目的主要設計對象是VLSI。如何對壹個VLSI進行功能劃分、行為描述、邏輯綜合、時序分析、故障測試和形式驗證是EDA項目中需要解決的主要問題。EDA工具是以計算機為基礎，利用計算機圖形學、拓撲邏輯、計算數學、人工智能等計算機應用學科的最新成果開發的壹套軟件工具。它是壹個全面的工具，幫助電子設計工程師從事村莊組件和系統的設計。EDA項目的主要特點是:以工作站和高檔微機為硬件工具，以EDA工具為軟件。其功能包括原理圖輸入、硬件描述語言輸入、波形輸入、仿真設計、可測性設計、邏輯綜合、形式驗證、時序分析等。設計方法采用自頂向下的方法，設計工作從高層開始，使用標準化的硬件描述語言(VHD或VerilogHD等。)來描述電路行為，並從上到下跨越各個層次，完成整個電子系統的設計。EDA項目的另壹個特點是膨脹模塊的設計和重用。由於IP的重用，IP模塊可以互換。電子文件格式的轉換和不同EDA工具的兼容都是EDA工程研究的領域。EDA工程用高級語言描述，具有系統級仿真和綜合能力。它主要采用並行工程和“自頂向下”的設計方法，讓開發者從壹開始就要考慮產品生成周期的諸多方面，包括質量、成本、開發時間和用戶需求。然後，從系統設計入手，劃分功能框圖，進行頂層結構設計。在框圖級進行仿真和糾錯，用VHDL、VHDL、VerilogHDL等硬件描述語言描述高層系統行為。在系統級進行驗證，最後通過邏輯綜合優化工具生成具體門級邏輯電路的網表，其對應的物理實現級可以是印刷電路板，也可以是專用集成電路。近年來，硬件描述語言等設計數據格式逐漸標準化，不同的設計風格和應用需求導致在同壹工作站上集成不同特性的阿丘工具，從而使得EDA框架結構日益標準化。集成設計環境越來越完善。
EDA工具的發展經歷了兩個主要階段:物理工具階段和邏輯工具階段。物理工具用於完成設計中的實際物理問題，如芯片布局和印刷電路板布線。邏輯工具基於諸如網表、布爾邏輯、傳輸時序等概念。首先使用原理圖編輯器或硬件描述語言輸入設計，然後使用EDA系統完成綜合、仿真和優化的過程，最後生成物理工具可接受的網表和VHDL、VerilogHDL的結構化描述。2.問題和挑戰。SOC設計。
面向SOC的設計方法主要包括三個方面:基於單片集成系統的軟硬件協同設計與驗證技術、I-core生成與復用技術、超深亞微米(UDSM)集成電路設計理論與技術。基於單片集成系統的軟硬件協同設計和驗證理論從描述給定的系統任務和行為需求入手，對系統任務和所需資源進行有效分析，對系統任務和行為需求進行劃分和轉化。按照壹定的規則和規定，可以自動生成滿足系統功能和行為規範要求的軟硬件架構，並根據事先約定進行符合性驗證。SOC關鍵元素的IP核生成和復用技術主要指構成所需規範的硬核、軟核和實核的生成理論和方法以及復用技術。所謂設計重用，包括設計文件重用技術，以及如何生成可供他人重用的設計文件。超深亞微米(UDSM)集成電路的設計理論和技術是指集成電路設計規範(溝道、線寬等)所面臨的挑戰。)0.1mm以下(俗稱納米級設計)以及所涉及的理論和方法。
目前SOC設計方法所涉及的理論基礎基本上是基於等比例法則或準等比例法則。當芯片設計進入納米尺度，很多新的物理現象出現，設計者無法提前預估。此外，芯片復雜性帶來的SOC可測性、信號完整性、線內功耗、天線效應、電磁效應等問題，以及沖擊封裝極限等諸多現有極限的可能性，都嚴重制約著SOC深亞微米設計技術的發展。目前，工作站/臺式計算機中微處理器的外部熱阻允許限值(等於外部溫度減去芯片功耗)在0.6-1°C/W範圍內(相當於環境溫度45°C，連接溫度約為100°C)。ITRS預測，由於成本限制，未來三年內，連接溫度將從1999年的65438+100°C降低到85°C，即熱阻將控制在0.25°C/W以內。這給設計主題留下了非常有限的空間。因此，有必要改變設計方法，研究EDA的理論和方法。3.EDA海外開發
3.1開發概述
從2000年到2003年，高技術產業整體上遇到了巨大的挑戰。如圖1所示，整個市場狀況處於壹種灰暗的狀態，全球半導體R&: D的支出在減少，這也影響了整個相應的市場。EDA的研發支出也在減少，2002年下降了2%。如今，壹個主要的挑戰是如何生存和繁榮。這時候就更需要創新和投資新技術:EDA必須適應變化的產業條件和結構。客戶和供應商之間的關系正在發生根本性的變化。當半導體和系統公司合理分配對EDA技術的投資時，夥伴關系變得越來越重要。由此看來，半導體技術的投資規模是前所未有的，發生了根本性的變化，同時也暴露了當前設計方法和工具的局限性。所以難怪很多公司遲遲不推出90 nm技術節點。由於非經常性工程(NRE)和掩模成本的增加，ASIC設計的擁有成本也在增加。每個設計公司都避免最初的設計，而選擇使用軟件進行標準和定制設計。可以說，傳統的以ASIC為中心的EDA市場正在逐漸衰落，整個設計過程都需要重新考慮。系統級設計概念正在引領未來新電子系統平臺的定義。然而，到目前為止，這種趨勢並不明顯，但卻在不斷湧現。
現在EDA界別無選擇，只能尋求其他應用領域。EDA的主要客戶半導體行業正在尋求另壹個影響非常廣泛的新應用領域。之前的主要應用領域是PC和手機。
到目前為止，電子學還沒有滲透到引起人們極大興趣的應用領域，這種想法已經得到了廣泛的認可。這種潛在的應用側重於從社會利益的角度研究信息技術的中心。如果我們認為這些應用應該主導未來的電子領域，那麽EDA應該做些什麽來支撐呢？壹般來說，設計類型的選擇要有利於其各種形式的重用。如果NRE和掩模成本以恒定的速度增加，相應的軟件將比現在更容易使用。特殊的通信協議也將在設計過程中發揮重要作用。在設計方法的歷史發展中，設計生產力的變化總是與設計捕獲中提取水平的提高有關，如圖2所示。將來，EDA必須使用比現在更粗間距的砌塊，以提供所需的生產率增長。現在，我們必須將註意力轉向系統級設計。系統描述的魔法語言的出現，如SYSTEMC和SYSTEM Verilog就是順應這壹趨勢發展起來的。但在更高層次的抽取過程中，它們會有系統設計上的不足，大多是因為缺乏清晰明確的合成語義體系。
核心競爭上去了，把工程和系統部件的任務交給了其他公司。例如，愛立信和諾基亞正在逐漸減少對芯片設計的參與。因此，半導體公司必須為其戰略客戶提供更多服務，壹些項目的責任已經轉移。與此同時，半導體公司越來越依賴專業公司提供的知識產權，如提供處理器產權核心的ARM，提供庫產權的Artist。壹些制造公司也開始改變，如IBM和臺積電。（